[optimize]添加更为通用的除法强度削减Pass, 不受除数限制替换div指令，不影响当前分数

src/include/backend/RISCv64/RISCv64LLIR.h

@@ -45,7 +45,7 @@ enum class PhysicalReg {
 // RISC-V 指令操作码枚举
 enum class RVOpcodes {
     // 算术指令
-    ADD, ADDI, ADDW, ADDIW, SUB, SUBW, MUL, MULW, DIV, DIVW, REM, REMW,
+    ADD, ADDI, ADDW, ADDIW, SUB, SUBW, MUL, MULW, MULH, DIV, DIVW, REM, REMW,
     // 逻辑指令
     XOR, XORI, OR, ORI, AND, ANDI,
     // 移位指令