default to .gitignoring all files in verisim/vsim | read verilator.mk

.gitignore

@@ -3,9 +3,6 @@ bootrom
 target
 *.jar
 *.stamp
-/sims/vsim
-/sims/verisim
-simv*
 *.vcd
 *.swp
 .idea

sims/verisim/.gitignore

@@ -1,3 +1,4 @@
+*
 !.gitignore
 !Makefile
-!Makefrag-verilator
+!verilator.mk

sims/verisim/verilator.mk

@@ -0,0 +1,47 @@
+#########################################################################################
+# verilator installation makefrag
+#########################################################################################
+
+#########################################################################################
+# verilator version, binary, and path
+#########################################################################################
+VERILATOR_VERSION=4.008
+VERILATOR_SRCDIR=verilator/src/verilator-$(VERILATOR_VERSION)
+INSTALLED_VERILATOR=$(abspath verilator/install/bin/verilator)
+
+#########################################################################################
+# build and install our own verilator to work around versioning issues
+#########################################################################################
+$(INSTALLED_VERILATOR): $(VERILATOR_SRCDIR)/bin/verilator
+	$(MAKE) -C $(VERILATOR_SRCDIR) installbin installdata
+	touch $@
+
+$(VERILATOR_SRCDIR)/bin/verilator: $(VERILATOR_SRCDIR)/Makefile
+	$(MAKE) -C $(VERILATOR_SRCDIR) verilator_bin
+	touch $@
+
+$(VERILATOR_SRCDIR)/Makefile: $(VERILATOR_SRCDIR)/configure
+	mkdir -p $(dir $@)
+	cd $(dir $@) && ./configure --prefix=$(abspath verilator/install)
+
+$(VERILATOR_SRCDIR)/configure: verilator/verilator-$(VERILATOR_VERSION).tar.gz
+	rm -rf $(dir $@)
+	mkdir -p $(dir $@)
+	cat $^ | tar -xz --strip-components=1 -C $(dir $@)
+	touch $@
+
+verilator/verilator-$(VERILATOR_VERSION).tar.gz:
+	mkdir -p $(dir $@)
+	wget http://www.veripool.org/ftp/verilator-$(VERILATOR_VERSION).tgz -O $@
+
+#########################################################################################
+# verilator binary and flags
+#########################################################################################
+VERILATOR := $(INSTALLED_VERILATOR) --cc --exe
+CXXFLAGS := $(CXXFLAGS) -O1 -std=c++11 -I$(RISCV)/include -D__STDC_FORMAT_MACROS
+VERILATOR_FLAGS := --top-module $(MODEL) \
+	+define+PRINTF_COND=\$$c\(\"verbose\",\"\&\&\"\,\"done_reset\"\) \
+	+define+STOP_COND=\$$c\(\"done_reset\"\) --assert \
+	--output-split 20000 \
+	-Wno-STMTDLY --x-assign unique \
+	-O3 -CFLAGS "$(CXXFLAGS) -DTEST_HARNESS=V$(MODEL) -DVERILATOR"

sims/vsim/.gitignore

@@ -1,2 +1,3 @@
-!Makefile
+*
 !.gitignore
+!Makefile