minor update

hw/rtl/interfaces/VX_dcache_req_if.v

@@ -1,9 +1,9 @@
-`ifndef VX_DCACHE_CORE_REQ_IF
-`define VX_DCACHE_CORE_REQ_IF
+`ifndef VX_DCACHE_REQ_IF
+`define VX_DCACHE_REQ_IF
 
 `include "../cache/VX_cache_define.vh"
 
-interface VX_dcache_core_req_if #(
+interface VX_dcache_req_if #(
     parameter NUM_REQS       = 1,
     parameter WORD_SIZE      = 1,
     parameter CORE_TAG_WIDTH = 1

hw/rtl/interfaces/VX_dcache_rsp_if.v

@@ -1,9 +1,9 @@
-`ifndef VX_DCACHE_CORE_RSP_IF
-`define VX_DCACHE_CORE_RSP_IF
+`ifndef VX_DCACHE_RSP_IF
+`define VX_DCACHE_RSP_IF
 
 `include "../cache/VX_cache_define.vh"
 
-interface VX_dcache_core_rsp_if #(
+interface VX_dcache_rsp_if #(
     parameter NUM_REQS       = 1,
     parameter WORD_SIZE      = 1,
     parameter CORE_TAG_WIDTH = 1

hw/rtl/interfaces/VX_icache_req_if.v

@@ -3,7 +3,7 @@
 
 `include "../cache/VX_cache_define.vh"
 
-interface VX_icache_core_req_if #(
+interface VX_icache_req_if #(
     parameter WORD_SIZE      = 1,
     parameter CORE_TAG_WIDTH = 1
 ) ();

hw/rtl/interfaces/VX_icache_rsp_if.v

@@ -3,7 +3,7 @@
 
 `include "../cache/VX_cache_define.vh"
 
-interface VX_icache_core_rsp_if #(
+interface VX_icache_rsp_if #(
     parameter WORD_SIZE      = 1,
     parameter CORE_TAG_WIDTH = 1
 ) ();

hw/rtl/interfaces/VX_mem_req_if.v

@@ -1,9 +1,9 @@
-`ifndef VX_CACHE_MEM_REQ_IF
-`define VX_CACHE_MEM_REQ_IF
+`ifndef VX_MEM_REQ_IF
+`define VX_MEM_REQ_IF
 
 `include "../cache/VX_cache_define.vh"
 
-interface VX_cache_mem_req_if #(
+interface VX_mem_req_if #(
     parameter MEM_LINE_WIDTH = 1,
     parameter MEM_ADDR_WIDTH = 1,
     parameter MEM_TAG_WIDTH  = 1,

hw/rtl/interfaces/VX_mem_rsp_if.v

@@ -1,9 +1,9 @@
-`ifndef VX_CACHE_MEM_RSP_IF
-`define VX_CACHE_MEM_RSP_IF
+`ifndef VX_MEM_RSP_IF
+`define VX_MEM_RSP_IF
 
 `include "../cache/VX_cache_define.vh"
 
-interface VX_cache_mem_rsp_if #(
+interface VX_mem_rsp_if #(
     parameter MEM_LINE_WIDTH = 1,
     parameter MEM_TAG_WIDTH  = 1
 ) ();